SiFive车规级RISC-V IP获IAR最新版嵌入式开发工具全面支持，加速汽车电子创新
全球领先的嵌入式系统开发软件解决方案供应商IAR与RISC-V计算领域的领导者SiFive今日共同宣布，IAR已实现对SiFive车规级RISC-V IP的全面工具链支持。随着最新版Embedded Workbench for RISC-V v3.40.2的发布，IAR在延续对E6-A系列支持的基础上，进一步新增了对SiFive Essential™ E7-A与S7-A系列产品的支持，从而为汽车电子开发者提供更完整、可靠的一站式商业级开发解决方案，助力客户加速产品上市进程。SiFive车规级IP：为性能与
Quintauris推出了RT-Europa，作为一款旨在实现下一代电子控制单元（ECU）实时控制的RISC-V汽车平台。该平台定位为整合RISC-V核心于安全关键汽车系统中的参考，从原型机到量产。对于eeNews Europe的读者来说，这一公告可能预示着RISC-V可能进入主流汽车微控制器和域控制器设计，并对SoC分区、工具链和长期采购策略产生影响。这也可能影响欧洲OEM厂商和Tier1企业在未来项目中如何平衡基于Arm和RISC-V平台的策略。实时RISC-V ECU的系统级参考RT-Europa被
12 月 15 日消息，芯原微电子 VeriSilicon 本月 13 日发布公告，在收到芯来智融管理层及交易对方关于终止发行股份及支付现金购买芯来智融 97.0070% 股权并募集配套资金的通知后，于 11 日在董事会会议上通过了同意终止本次交易的议案。注： 芯原微电子当前已持有芯来智融 2.9930% 股权，因此假设被终止的交易完成芯来智融将成为芯原微电子的全资子公司。芯原在公告中称，在推进各项工作过程中，标的公司管理层及交易对方提出的核心诉求及关键事项与市场环境、政策要求及公司和全体股东利益存在偏差
Tenstorrent与AutoCore宣布战略合作，以AutoCore.OS赋能高性能RISC-V汽车计算
双方将AutoCore成熟的汽车软件平台与Tenstorrent旗下业界领先的TT-Ascalon™ RISC-V处理器核心相结合，为全球汽车主机厂（OEM）提供可扩展、开放标准的架构解决方案。美国加利福尼亚州圣克拉拉与中国南京——2025年12月4日：AutoCore.ai作为在可扩展、高性能且兼具功能安全的软件定义汽车（SDV）平台方面的领先供应商，与高性能RISC-V CPU及人工智能领域的领导者Tenstorrent今日联合宣布达成战略合作。AutoCore将以其旗舰产品AutoCor
Tenstorrent宣布旗下TT-Ascalon高性能RISC-V CPU正式上市
2025年12月4日，中国上海——Tenstorrent宣布其高性能RISC-V CPU——TT-Ascalon™现已正式上市。RISC-V是一种开源指令集架构（ISA）规范，正在全球范围内被广泛采用，应用领域涵盖嵌入式系统到高性能计算。Ascalon的发布，标志着业界最高性能RISC-V CPU IP的诞生。Ascalon具备真正的高性能计算能力，性能超越市场上任何现有RISC-V CPU，使Ascalon在众多采用不同专有指令集架构的高端处理器中稳居领先行列。Ascalon通过业界标准SPEC CPU
内卷红海突围！全志以 “性价比利刃” 斩获36.76%业绩增长，全志T536实力解码
当下市场，“卷” 已成为企业生存的常态命题。企业既要应对客户对成本的严苛要求，又要在性能体验上满足市场期待，不少企业在 “降本” 与 “提质” 的平衡木上走得步履维艰。 然而，全志科技却在这样的大环境中实现了逆势增长 ——2024 年业绩同比涨幅高达36.76%！在众多行业唱衰的背景下，全志为何能交出如此亮眼的成绩单？其核心竞争力就在于旗下处理器的 “极致性价比” 优势。在
IAR与Quintauris携手推进RISC-V汽车实时应用的功能安全软件开发
全球领先的嵌入式系统开发软件解决方案供应商IAR近日宣布，与全球RISC-V解决方案供应商Quintauris正式建立合作伙伴关系。通过本次合作，IAR嵌入式开发平台将成为Quintauris RT-Europa参考架构方案的一部分。该合作将充分发挥IAR经过功能安全认证的编译器优势，并为未来在RISC-V汽车实时应用中集成自动化构建工具、高级调试与测试技术奠定基础。IAR可信赖的工具链与Quintauris的RISC-V参考架构相结合，将为开发者提供一个功能强大、可直接用于生产的开发环境，既能加快软件开
0. 引子：为何此时谈 ISA 设计？过去十年，RISC‑V 的兴起把“自定义指令集”的门槛大幅拉低，新的 ISA/扩展设计者暴增。然而，“一套好 ISA 的要义是什么？”几乎没有系统的教材可循。作者结合多次 ISA/扩展实践，试图给出一个面向工程的回答。1. 三个层级：ABI、架构与微架构编程者看到的平台细节分三层：ABI（应用二进制接口）：约定编译器如何使用可见的硬件特性。可为单一编译器私有，也可作为多编译器互通的行业约定。架构（Architecture）：硬件对软件的全部保证——包括设备枚举、终端中
达摩院玄铁拓展RISC-V高性能生态，旗舰处理器获Ubuntu全面支持
当地时间10月23日，在硅谷举行的RISC-V北美峰会上，达摩院玄铁宣布推出全新的Flex系列（Flex Series）可扩展平台，支持企业用户对玄铁处理器自定义加速，促进RISC-V架构在AI和其他行业应用在特定加速场景下的灵活创新。此外，达摩院玄铁加快构建RISC-V高性能生态，新一代旗舰处理器C930正与Arteris旗下Ncore互连方案、Canonical旗下Ubuntu操作系统开展深度适配。RISC-V北美峰会是全球半导体行业盛会，投身开源指令集架构建设的技术专家、产业
CAST通过新的Catalyst 计划简化RISC-V嵌入式处理器 IP 的采用
半导体 IP 提供商 CAST， Inc. 于 2025 年 10 月 22 日在加利福尼亚州圣克拉拉举行的 RISC-V 峰会上推出了其催化剂™计划，旨在加速将开源处理器架构集成到资源受限的设备中。该计划解决了嵌入式系统开发人员的一个持续痛点：RISC-V 处理器的压倒性可配置性。通过提供预先调整的、可立即部署的 IP 核以及灵活的许可和专家支持，CAST 旨在消除复杂性，从而在物联网传感器、可穿戴设备和工业控制器等低功耗、成本敏感的应用中实现更快的原型设计和部署。RISC-V 是一种免版税指令集架构，
Arteris与阿里巴巴达摩院深化合作，加速高性能RISC-V SoC设计
阿里巴巴达摩院玄铁RISC-V CPU IP与 Arteris 片上网络 IP 的集成解决方案已经过预先验证和优化，便于共同客户在高端芯片上的部署。致力于加速系统级芯片 (SoC) 开发的领先系统 IP 提供商 Arteris 公司近日宣布与阿里巴巴达摩院玄铁（业界领先的RISC-V CPU IP提供商）深化合作，双方将共同推动高性能计算在边缘AI、服务器、通信及汽车领域的应用，助力共同客户加速芯粒和 SoC 的设计创新，并缩短客户产品的上市时间。自Arteris于2024年加入达摩院无剑联盟以来，双方携
关键外卖由于计算密度的提高、功率预算的收紧以及算法开发的快速步伐，人工智能正在推动对定制硬件解决方案的需求。RISC-V 作为一种开放的模块化指令集架构，允许自定义指令集成并减少对单一供应商的依赖，解决了 x86 和 Arm 等固定指令集的局限性。Akeana 的定位是通过基于 RISC-V 的 IP 和专为人工智能量身定制的子系统引领市场，为开发人员提供加速创新和效率的基本工具和技术。人工智能 （AI） 正在改变计算的每一层，从训练万亿参数模型的超大规模数据中心到执行实时推理的电池供电边缘设备。硬件要求
“RISC-V商用落地加速营伙伴计划”在北京亦庄发布 聚力推动RISC-V产品方案从原型走向商用落地
9月25日，作为2025北京微电子国际研讨会暨IC WORLD大会的重要专题论坛，RDI生态·北京创新论坛·2025在北京亦庄举行。本次论坛以“挑战·对策·破局·加速”为主题，汇聚产业链上下游代表，围绕RISC-V在垂直场景下的商业化路径及策略展开深度研讨，共同推动RISC-V从原型产品向规模商用落地迈进。论坛现场会上，工业和信息化部电子信息司二级巡视员周海燕，北京市经济和信息化局总工程师李辉，北京经开区管委会副主任、北京市集成电路重大项目办公室主任历彦涛，RISC-V工委会战略指导委员会主任倪光南，RI
SiFive 近日正式推出第二代 Intelligence™ 系列，进一步强化其在 RISC-V AI IP 领域的技术领先优势。此次发布的五款新产品，专为加速数千种 AI 应用场景中的工作负载而设计。该系列包括两款全新产品——X160 Gen 2 与 X180 Gen 2，以及升级版 X280 Gen 2、X390 Gen 2 和 XM Gen 2。所有新产品均具备增强的标量、向量处理能力，其中 XM 产品还加入了矩阵处理功能，专为现代AI工作负载设计。其中，X160 Gen 2 与 X180 Gen
关键高性能 CPU 设计正在从传统的无序 （OOO） 执行架构转向新的基于时间的 OOO 微架构，以解决电源效率低下、复杂性和不灵活的问题。RISC-V 和开源建模框架的兴起促进了基于时间的调度的采用，克服了以前与专有工具链相关的障碍以及对社区驱动支持的需求。基于时间的 OOO 为客户带来的好处包括卓越的每瓦性能、可扩展性、简化的验证流程以及针对数据中心、移动、汽车和定制加速器中特定领域应用程序的增强定制。几十年来，高性能 CPU 设计一直由传统的乱序 （OOO） 执行架构主导。英特尔、Arm 和 AMD
RISC（reduced instruction set computer，精简指令集计算机）是一种执行较少类型计算机指令的微处理器，起源于80年代的MIPS主机（即RISC机），RISC机中采用的微处理器统称RISC处理器。这样一来，它能够以更快的速度执行操作（每秒执行更多百万条指令，即MIPS）。因为计算机执行每个指令类型都需要额外的晶体管和电路元件，计算机指令集越大就会使微处理器更复杂， [查看详细]
RISC-V MCU实用开发培训接触实操第五节——AD绘制最小系统相关资料
